PCB设计方法和技巧(3)
38、27M,SDRAM时钟线（80M-90M），这些时钟线二三次谐波刚好在VHF波段，从接收端高频窜入后干扰很大。除了缩短线长以外，还有那些好办法？<BR>如果是三次谐波大，二次谐波小，可能因为信号占空比为50%，因为这种情况下，信号没有偶次谐波。这时需要修改一下信号占空比。<BR>此外，对于如果是单向的时钟信号，一般采用源端串联匹配。这样可以抑制二次反射，但不会影响时钟沿速率。源端匹配值，可以采用下图公式得到。
<P></P>
<P>此主题相关图片如下：<BR><IMG alt=点击打开新窗口 src="http://www.dzdqw.com/electron/UploadFiles_3448/200610/200610914553579.jpg" border=0></P>
<P>39、什么是走线的拓扑架构？<BR>Topology,有的也叫routing order.对于多端口连接的网络的布线次序。<BR>40、怎样调整走线的拓扑架构来提高信号的完整性？<BR>这种网络信号方向比较复杂，因为对单向，双向信号，不同电平种类信号，拓朴影响都不一样，很难说哪种拓朴对信号质量有利。而且作前仿真时，采用何种拓朴对工程师要求很高，要求对电路原理，信号类型，甚至布线难度等都要了解。<BR>41、怎样通过安排迭层来减少EMI问题？<BR>首先，EMI要从系统考虑，单凭PCB无法解决问题。<BR>层叠对EMI来讲，我认为主要是提供信号最短回流路径，减小耦合面积，抑制差模干扰。另外地层与电源层紧耦合，适当比电源层外延，对抑制共模干扰有好处。<BR>42、为何要铺铜？<BR>一般铺铜有几个方面原因。<BR>１，EMC.对于大面积的地或电源铺铜，会起到屏蔽作用，有些特殊地，如PGND起到防护作用。<BR>２，PCB工艺要求。一般为了保证电镀效果，或者层压不变形，对于布线较少的PCB板层铺铜。<BR>３，信号完整性要求，给高频数字信号一个完整的回流路径，并减少直流网络的布线。当然还有散热，特殊器件安装要求铺铜等等原因。<BR>43、在一个系统中，包含了dsp和pld，请问布线时要注意哪些问题呢？<BR>看你的信号速率和布线长度的比值。如果信号在传输线上的时延和信号变化沿时间可比的话，就要考虑信号完整性问题。另外对于多个DSP，时钟，数据信号走线拓普也会影响信号质量和时序，需要关注。<BR>44、除protel工具布线外，还有其他好的工具吗？<BR>至于工具，除了PROTEL，还有很多布线工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所长。<BR>45、什么是“信号回流路径”？ <BR>信号回流路径,即return current。高速数字信号在传输时，信号的流向是从驱动器沿PCB传输线到负载，再由负载沿着地或电源通过最短路径返回驱动器端。这个在地或电源上的返回信号就称信号回流路径。Dr.Johson在他的书中解释，高频信号传输，实际上是对传输线与直流层之间包夹的介质电容充电的过程。SI分析的就是这个围场的电磁特性，以及他们之间的耦合。<BR>46、如何对接插件进行SI分析？<BR>在IBIS3.2规范中，有关于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE模型。也可以使用多板仿真软件（HYPERLYNX或IS_multiboard），建立多板系统时，输入接插件的分布参数，一般从接插件手册中得到。当然这种方式会不够精确，但只要在可接受范围内即可。<BR>47、请问端接的方式有哪些？<BR>端接（terminal）,也称匹配。一般按照匹配位置分有源端匹配和终端匹配。其中源端匹配一般为电阻串联匹配，终端匹配一般为并联匹配，方式比较多，有电阻上拉，电阻下拉，戴维南匹配，AC匹配，肖特基二极管匹配。<BR>48、采用端接（匹配）的方式是由什么因素决定的？<BR>匹配采用方式一般由BUFFER特性，拓普情况，电平种类和判决方式来决定，也要考虑信号占空比，系统功耗等。<BR>49、采用端接（匹配）的方式有什么规则？<BR>数字电路最关键的是时序问题，加匹配的目的是改善信号质量，在判决时刻得到可以确定的信号。对于电平有效信号，在保证建立、保持时间的前提下，信号质量稳定；对延有效信号，在保证信号延单调性前提下，信号变化延速度满足要求。Mentor ICX产品教材中有关于匹配的一些资料。另外《High Speed Digital design a hand book of blackmagic》有一章专门对terminal的讲述，从电磁波原理上讲述匹配对信号完整性的作用，可供参考。<BR>50、能否利用器件的IBIS模型对器件的逻辑功能进行仿真？如果不能，那么如何进行电路的板级和系统级仿真？<BR>IBIS模型是行为级模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他结构级模型。</P>
<P>51、在数字和模拟并存的系统中，有2种处理方法，一个是数字地和模拟地分开，比如在地层，数字地是独立地一块，模拟地独立一块，单点用铜皮或FB磁珠连接，而电源不分开；另一种是模拟电源和数字电源分开用FB连接，而地是统一地地。请问李先生，这两种方法效果是否一样？ <BR>应该说从原理上讲是一样的。因为电源和地对高频信号是等效的。<BR>区分模拟和数字部分的目的是为了抗干扰，主要是数字电路对模拟电路的干扰。但是，分割可能造成信号回流路径不完整，影响数字信号的信号质量，影响系统EMC质量。因此，无论分割哪个平面，要看这样作，信号回流路径是否被增大，回流信号对正常工作信号干扰有多大。<BR>现在也有一些混合设计，不分电源和地，在布局时，按照数字部分、模拟部分分开布局布线，避免出现跨区信号。<BR>52、安规问题：FCC、EMC的具体含义是什么？<BR>FCC: federal communication commission 美国通信委员会<BR>EMC: electro megnetic compatibility 电磁兼容<BR>FCC是个标准组织，EMC是一个标准。标准颁布都有相应的原因，标准和测试方法。<BR>53、何谓差分布线？<BR>差分信号，有些也称差动信号，用两根完全一样，极性相反的信号传输一路数据，依*两根信号电平差进行判决。为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。<BR>54、PCB仿真软件有哪些？<BR>仿真的种类很多，高速数字电路信号完整性分析仿真分析(SI)常用软件有icx,signalvision,hyperlynx,XTK,speectraquest等。有些也用Hspice。<BR>55、PCB仿真软件是如何进行LAYOUT仿真的？<BR>高速数字电路中，为了提高信号质量，降低布线难度，一般采用多层板，分配专门的电源层，地层。<BR>56、在布局、布线中如何处理才能保证50M以上信号的稳定性<BR>高速数字信号布线，关键是减小传输线对信号质量的影响。因此，100M以上的高速信号布局时要求信号走线尽量短。<BR>数字电路中，高速信号是用信号上升延时间来界定的。而且，不同种类的信号（如TTL,GTL,LVTTL），确保信号质量的方法不一样。<BR>57、室外单元的射频部分，中频部分，乃至对室外单元进行监控的低频电路部分往往采用部署在同一PCB上，请问对这样的PCB在材质上有何要求？如何防止射频，中频乃至低频电路互相之间的干扰？ <BR>混合电路设计是一个很大的问题。很难有一个完美的解决方案。<BR>一般射频电路在系统中都作为一个独立的单板进行布局布线，甚至会有专门的屏蔽腔体。而且射频电路一般为单面或双面板，电路较为简单，所有这些都是为了减少对射频电路分布参数的影响，提高射频系统的一致性。相对于一般的FR4材质，射频电路板倾向与采用高Q值的基材，这种材料的介电常数比较小，传输线分布电容较小，阻抗高，信号传输时延小。<BR>在混合电路设计中，虽然射频，数字电路做在同一块PCB上，但一般都分成射频电路区和数字电路区，分别布局布线。之间用接地过孔带和屏蔽盒屏蔽。<BR>58、对于射频部分，中频部分和低频电路部分部署在同一PCB上，mentor有什么解决方案？<BR>Mentor的板级系统设计软件，除了基本的电路设计功能外，还有专门的RF设计模块。在RF原理图设计模块中，提供参数化的器件模型，并且提供和EESOFT等射频电路分析仿真工具的双向接口；在RF LAYOUT模块中，提供专门用于射频电路布局布线的图案编辑功能，也有和EESOFT等射频电路分析仿真工具的双向接口，对于分析仿真后的结果可以反标回原理图和PCB。同时，利用Mentor软件的设计管理功能，可以方便的实现设计复用，设计派生，和协同设计。大大加速混合电路设计进程。<BR>手机板是典型的混合电路设计，很多大型手机设计制造商都利用Mentor加安杰伦的eesoft作为设计平台。<BR>59、mentor的产品结构如何？<BR>Mentor Graphics的PCB工具有WG(原veribest)系列和Enterprise(boardstation)系列。详细信息，请登录http://www.mentor.com/。 <BR></P>
相关资讯
