PCB设计技巧FAQ（2)
<P>Q:<BR>请问，模拟电源处的滤波经常是用LC电路。但是，我发现有时LC比RC滤波效果差，请问这是为什么，滤波时选用电感，电容值的方法是什么？ <BR>A: <BR>LC与RC滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的感抗(reactance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大，这时滤波效果可能不如RC。但是，使用RC滤波要付出的代价是电阻本身会耗能，效率较差，且要注意所选电阻能承受的功率。<BR>电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果LC的输出端会有机会需要瞬间输出大电流，则电感值太大会阻碍此大电流流经此电感的速度，增加纹波噪声(ripple noise)。<BR>电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。而电容的ESR/ESL也会有影响。<BR>另外，如果这LC是放在开关式电源(switching regulation power)的输出端时，还要注意此LC所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。 <BR>
<P>Q:<BR>对于lvds低压差分信号，原则上是布线等长、平行，但实际上较难实现，是否能提供一些经验？贵公司产品是否有试用版？ <BR>A:<BR>差分信号布线时要求等长且平行的原因有下列几点：<BR>1.平行的目的是要确保差分阻抗的完整性。平行间距不同的地方就等于是差分阻抗不连续。<BR>2.等长的目的是想要确保时序(timing)的准确与对称性。因为差分信号的时序跟这两个信号交叉点(或相对电压差值)有关，如果不等长，则此交叉点不会出现在信号振幅(swing amplitude)的中间，也会造成相邻两个时间间隔(time interval)不对称，增加时序控制的难度。<BR>3.不等长也会增加共模(common mode)信号的成分，影响信号完整性(signal integrity)。</P>
<P>Q:<BR>在电路板尺寸固定的情况下，如果设计中需要容纳更多的功能，就往往需要提高PCB的走线密度，但是这样有可能导致走线的相互干扰增强，同时走线过细也使阻抗无法降低，请专家介绍在高速（>100MHz)高密度PCB设计中的技巧? <BR>A: <BR>在设计高速高密度PCB时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序(timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方：<BR>1.控制走线特性阻抗的连续与匹配。<BR>2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及信号完整性的影响，找出可容忍的最小间距。不同芯片信号的结果可能不同。<BR>3.选择适当的端接方式。<BR>4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同层相邻走线的情形还大。<BR>5.利用盲埋孔(blind/buried via)来增加走线面积。但是PCB板的制作成本会增加。<BR>在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差分端接和共模端接，以缓和对时序与信号完整性的影响。<BR>若对蔽公司的Expedition系列产品有兴趣，请电21-64159380，会有专人为您服务。 </P>
<P>Q:<BR>现在有哪些PCB设计软件,如何用PROTEL99合理的设计符合自己要求的PCB.比如如何满足高频电路的要求,如何考虑电路满足抗干扰的要求? 谢谢!! <BR>A: <BR>我没有使用Protel的经验，以下仅就设计原理来讨论。<BR>高频数字电路主要是考虑传输线效应对信号质量与时序(timing)的影响。如特性阻抗的连续与匹配，端接方式的选择，拓朴(topology)方式的选择，走线的长度与间距，时钟(或strobe)信号skew的控制等。<BR>如果器件已经固定，一般抗干扰的方式是拉大间距或加ground guard traces</P>
<P>Q:<BR>请问板子设计好，生产出来，DEBUG应从那几个方面着手。 <BR>A: <BR>就数字电路而言，首先先依序确定三件事情：<BR>1.确认所有电源值的大小均达到设计所需。有些多重电源的系统可能会要求某些电源之间起来的顺序与快慢有某种规范。<BR>2.确认所有时钟信号频率都工作正常且信号边缘上没有非单调(non-monotonic)的问题。<BR>3.确认reset信号是否达到规范要求。<BR>这些都正常的话，芯片应该要</P>
相关资讯
