基于TMS320C64x实现LFM信号的实时脉冲压缩
<P>脉冲压缩技术因解决了雷达作用距离与分辨率之间的矛盾而成为现代雷达的一种重要体制，数字LFM（线性调频）信号脉冲压缩就是利用数字信号处理的方法来实现雷达信号的脉冲压缩，脉冲压缩器的设计就是匹配滤波器的设计，脉冲压缩过程是接收信号与发射波形的复共扼之间的相关函数，在时域实现时，等效于求接收信号与发射信号复共轭的卷积。若考虑到抑制旁瓣加窗函数，不但要增加存储器，而且运算量将增加1倍，在频域实现时，是接收信号的FFT值与发射波形的FFT值的复共轭相乘，然后再变换到时域而获得的。若求N点数字信号的脉冲压缩，频域算法运算量大大减少，而且抑制旁瓣加窗时不需增加存储器及运算量，相比较而言，用频域FFT实现脉冲压缩的方法较优，因此选用频域方法来实现脉冲压缩，但是仍需要做大量的运算。</P>
<P><STRONG>1 脉冲压缩系统工业原理</STRONG></P>
<P><STRONG>1.1 用FFT法实现LFM信号的数字脉冲压缩</STRONG></P>
<P>时域脉冲压缩的过程是通过对接收信号s（t）与匹配滤波器脉冲响应求卷积的方法实现的，根据匹配滤波理论，h（t）=s*（t0-t），即匹配滤波器是输入信号的共轭镜像，并有相应的时移t0。则压缩网络的冲激响应为：</P>
<P>h（n）=s*（N-n） （1）</P>
<P>式中：n=0，1，…，N-1；N表明当发射波形是有限宽度时，冲激响应也是一个有限序列。 根据卷积定理，并采用N点DFT，则可得压缩网络的输出；</P>
<P>y（n）=ID{D[s（n）D[s*（N-n）]} （2）</P>
<P>如采用FFT算法，则可得用FFT法实现数字式脉冲压缩的数字模型为：</P>
<P>y（n）=IFFT{FFT[s（n）FFT[s*（N-n）]} （3）</P>
<P>当N=0时，y（n）=IFFT（|FFTs（n）|2）</P>
<P>LFM信号的突出优点是匹配滤波器对回波信号的多普勒频移不敏感，即使回波信号有较大的多普勒频移，原来的匹配滤波器仍能起到脉冲压缩的使用，这将大大简化信号处理系统，LFM信号经匹配滤波器后的输出脉冲y（t）具有sinc（t）函数型包络，其最大副瓣电平为主瓣电压的13.2dB。</P>
<P>频域快速卷积法数字脉压压缩原理如图1所示。</P>
<P> <IMG style="WIDTH: 280px; HEIGHT: 86px" height=86 alt=频域快速卷积法数字脉压压缩原理 hspace=0 src="http://www.dzdqw.com/jishu/UploadFiles_9637/200610/2006101022324941.jpg" width=280 border=0><BR> </P>
<P><STRONG>1.2 数字式LFM信号的形成</STRONG></P>
<P>LFM信号是一种瞬时频率随时间呈线性变化的信号，LFM矩形脉冲信号的复数表达式为：<BR> <BR> <IMG height=238 src="http://www.dzdqw.com/jishu/UploadFiles_9637/200610/2006101022324629.jpg" width=350 border=0></P>
<P>I（n）、Q（n）分别看作是匹配滤波器系数的实部和虚部，预先计算出来，存储在存储器中，计算时方便调用。</P>
<P>产生LFM信号的方法如图2所示。</P>
<P> <IMG style="WIDTH: 300px; HEIGHT: 149px" height=149 alt=产生lfm信号的方法 hspace=0 src="http://www.dzdqw.com/jishu/UploadFiles_9637/200610/2006101022324469.jpg" width=300 border=0><BR> </P>
<P><STRONG>2 LFM信号实时脉冲压缩的实现</STRONG></P>
<P><STRONG>2.1 TMS320C64x处理器特点</STRONG></P>
<P>TMS320C64x是TI公司最新推出的高性能DSP，其时钟频率可达600MHz，最高处理能力为4800MIPS（百万次指令每秒），软件与C62X完全兼容，每个时钟周期可以执行8条指令。TMS320C64x采用TI公司独有的VelociTI结构，这是一种改进哈佛结构、超长指令字的CPU。这种结构使得TMS320C64x超过了传统超标量设计CPU的性能。</P>
<P>TMS320C64x处理器的特点：</P>
<P>a）具有8个功能单元的先进的超常指令字，包括2个乘法器和6个算术单元，在统一个指令周期内可最高同时执行8条指令，是通常CPU的10倍。允许用户开发出有效的类似于精简指令集计算机（RISC）的代码，以得到更高的性能。</P>
<P>b）指令打包，使得并行执行的8条代码长度保持一致性，同时减小了代码长度、取指令时间和功率消耗。</P>
<P>c）所有的指令都具有条件可执行的性能，从而减少了分支开销，提高了并行运算的性能，峰值1600MIPS的指令执行速度，峰值1 GFLOPS（10亿次浮点运算每秒）。</P>
<P>d）业界最有效的C代码编译器、优化器使得软件开发有不可比拟的优越性。</P>
<P>e）片内64KB数据存储器，64KB可配置为高速缓存模式的程序存储器。统一编址的片外2GB地址空间提供对所有存储器类型、数据宽度的有效支持，具有无粘着的存储器接口及各种DRAM刷新逻辑。</P>
<P><STRONG>2.2 程序流程</STRONG></P>
<P>脉冲压缩实现的流程图如图3所示。</P>
相关资讯
