基于L64724的卫星解码机顶盒设计
<STRONG> 1 概述</STRONG>
<P> 数字压缩技术的发展，为卫星数字视频广播提供了有力的技术支持。目前虽然尚未形成全球公认的标准，但欧洲DVB-S的提出，无疑是一种可资参考的方案。L64724正是基于这一标准由LSI公司推出的一种性能较全面的数字视频卫星解码芯片。
<P> 对系统设计者来讲，L64724能以最低的成本实现最大集成度和灵活性，而且在使用时外接元件最少。
<P><STRONG> 2 性能特点</STRONG>
<P> L64724具有以下特性：
<P> ●可支持DVB和DSS系统；
<P> ●BPSK/QPSK速率可达45兆波特；
<P> ●内有滚降系数为20%和35%的平方根升余弦匹配滤波器；
<P> ●具有可工作在1～45兆波特之间的反失真滤器，无须切换至外接SAM或低通滤波器；
<P> ●可在片进行数字时钟同步和数字载波同步；
<P> ●能通过芯片上的微控制器自动获取解调模式和调谐控制；
<P> ●可用集成锁相环保证时钟同步；
<P> ●具有快速信道切换模式；
<P> ●内含自动增益控制电源；
<P> ●内含可编程维特比译码模块，包括1/2，2/3，3/4，5/6，6/7，7/8等各种速率，并能实现自动同步；
<P> ●内含（204/188），（146/130）RS译码器；
<P> ●可编程实现解交织、RS译码和解扰的同步；
<P> ●对信道性能检测可自动监控；
<P> ●卷积解交织的深度为12；
<P> ●其串行主机接口与LSI逻辑串行控制总线接口兼容；
<P> ●具有降压模式。
<P>
<P><STRONG> 3 L64724的内部结构和引脚说明 </STRONG>
<P><STRONG> 3.1 内部结构</STRONG>
<P> 图1所示是L64724的内部功能图，它主要包含两个模块：BPSK/QPSK解调器和FEC译码器。图1中，数据和地址总线以上的部分为BPSK/QPSK解调器，以下为FEC译码器。
<P align=center><IMG style="WIDTH: 321px; HEIGHT: 228px" height=228 alt=l64724的内部功能图 hspace=0 src="http://www.dzdqw.com/jishu/UploadFiles_9637/200610/20061010235941647.jpg" width=321 border=0></P>
<P></P>
<P> BPSK/QPSK解调器是从相位解调制的模拟信号中抽取数字信号。
<P> FEC译码模块是一个完整的采用维特比内码和RS外码的前向纠错译码器。该译码器包含了所有可能的同步，以及解交织和解扰功能。
<P> <STRONG> 3.2 封装及管脚说明</STRONG>
<P> L64724有100-脚PQFP和80-脚TQFP两种封装形式。表1所列是常用的关键管脚说明。
<P align=center><IMG style="WIDTH: 473px; HEIGHT: 381px" height=381 alt=关键管脚说明 hspace=0 src="http://www.dzdqw.com/jishu/UploadFiles_9637/200610/20061010235942464.jpg" width=473 border=0></P>
<P><STRONG> 4 L64714的应用说明</STRONG>
<P> L64724的工作参数有直流和交流以及电容等参数。在通常情况下，各参数都不能用到极限情况，否则可能导致芯片的永久损坏。L64724的重要工作参数如表2所列。
<P align=center><IMG style="WIDTH: 469px; HEIGHT: 303px" height=303 alt=l64724的重要工作参数 hspace=0 src="http://www.dzdqw.com/jishu/UploadFiles_9637/200610/20061010235942684.jpg" width=469 border=0></P>
<P> 由于该芯片的参数要求较高，因此，建议用户将直流供电电压VDD设置在3.14～3.47V之间，工作温度TA范围为0～70℃，机箱温度Tc为0～85℃。在TA=25℃，VIN=3.3V，频率为1MHz时，最好使用5pF垢电容作为输入电容CIN和输出电容COUT。
<P><STRONG> 5 L64724的典型应用</STRONG>
<P> L64724的使用，首先必须注意其内部或外部的各种接口，包括信道接口、信道时钟接口、信道数据输出接口、PLL接口、A/D接口、AGC/时钟控制接口、微控制器接口、控制信号接口等。其中信道接口（channel interface）用于从卫星调谐电路接收输入信号，信道时钟用来标示数据时钟，为上升沿触发。信道数据输出接口是L64724送出数据的通路。在译码器机顶盒的实现电路中，该接口一般应连接到复用器的输入口。微控制器接口用于将芯片与微控制器相连。控制信号接口用来控制L64724的工作。
<P> L64724是一种可编程逻辑器件，我们可以通过对其接口和内部寄存器设置的改变来使其满足不同的需要。需时钟和输入数据是决定电路稳定性的关键。
<P><STRONG> 5.1 数据和时钟控制方案</STRONG> </P>
相关资讯
