目前约50% 的设计的时钟频率超过50MHz，将近20% 的设计主频超过120MHz。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而当系统时钟达到120MHz时，高难度高速pcb设计，除非使用高速电路设计知识，否则基于传统方法设计的pcb将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段。只有通过使用高速电路设计师的设计技术，才能实现设计过程的可控性。（
