1. 时钟信号尽量选择优选布线层。2. 时钟信号尽量不跨分割，更不要沿着分割区布线。3. 注意时钟信号与其他信号的间距，至少满足3W。4. 有EMC要求的设计，较长的时候线尽量选择内层布线。5. 注意时钟信号的端接匹配。6. 不要采用菊花链结构传送时钟信号，而应采用星型结构，即所有的时钟负载直接与时钟功率驱动器相互连接。 ? 目前约50% 的设计的时钟频率超过50MHz，高难度高
