物理层面降低器件或走线电容比较困难， 需要设法将电容电气特性规避掉， 来解决问题。 Kleveland 等人设计出分布式 ESD 保护系统， 如下图， 一个四段 ESD 保护结构+CPW， 这种结构通过调整 CPW 特征阻抗 Z0， 来和源端、 负载端进行阻抗匹配， 避免了早期 ESD 大电容引起的阻抗不连续。 Z0 调整不但考虑 CPW 的电容、 电感效应， 还要包括 ESD 电容， 具体计算公
