初次接觸高速訊号或DDR設計的人，可以找到一些在談走线繞等長的 舊資料(當中不乏過去大廠的design guide)，但近幾年一些DDRII(或更快)的design rule，漸漸改以定義setup time， hold time budget with jitter取代length-matching routing rule，並且改以強調對時序圖的理解與使用模擬(margin predict)的重要性。簡单說：rule就是不管你怎麼layout設計，但你時序要滿足規格(timing margin)，或傳輸线的損耗要在規格內(S-parameter)。
谁都别信 如果不是你自 己设计布线，高速pcb设计外包公司，一定要留出充裕的时间仔细检查布线人的设计。在这点上很小的预防抵得上一百倍的补救。不要指望布线的人能理解你的想法。在布线设计过程的初期 你的意见和指导是重要的。你能提供的信息越多，并且整个布线过程中你介入的越多，结果得到的PCB就会越好。给布线设计工程师设置一个暂定的完成点—— 按照你想要的布线进展报告检查。这种“闭合环路”方法可以防止布线误入歧途，高速pcb设计电源完整性，从而将返工的可能性降至z低。需要给布线工程师的指示包 括：电路功能的简短描述，标明输入和输出位置的PCB略图，PCB层叠信息(例如，板子有多厚，有多少层，山西高速pcb设计，各信号层和接地平面的详细信息——功耗、地线、 模拟信号、数字信号和RF信号);各层需要那些信号;要求重要元件的放置位置;旁路元件的确切位置;哪些印制线很重要;哪些线路需要控制阻抗印制线;哪些 线路需要匹配长度;元件的尺寸;哪些印制线需要彼此远离(或靠近);哪些线路需要彼此远离(或靠近);哪些元器件需要彼此远离(或靠近);哪些元器件要放 在PCB的上面，哪些放在下面。永远不要抱怨需要给别人的信息太多——太少吗?是;太多吗?不。封装的PINMAP排布、连接器的设计、及高密布线区域的设计都需要考虑到信号间的串扰。3.与厂家的信息传递我们说说和厂家的信息沟通。与厂家常规的沟通要求，主要是阻抗控制。随着信号速率的提升，我们的要求会更加细致。比如是否要求了孔背钻的精度，是否关注了PCB铜皮表面粗糙度处理，是否关注了厂家对PP和core的选型等等。 ? 高速pcb设计外包公司-山西高速pcb设计-武汉莱奥特由武汉莱奥特电子科技有限公司提供。高速pcb设计外包公司-山西高速pcb设计-武汉莱奥特是武汉莱奥特电子科技有限公司（www.whlayout.com）今年全新升级推出的，以上图片仅供参考，请您拨打本页面或图片上的联系电话，索取联系人：刘经理。 产品：武汉莱奥特供货总量：不限产品价格：议定包装规格：不限物流说明：货运及物流交货说明：按订单
