企业视频展播，请点击播放视频作者：广州俱进科技有限公司
17条PCB布局法则，轻松搞定80%以上的设计
12、电平变换芯片（如RS232）靠近连接器(如串口)放置。
13、易受ESD干扰的器件，如NMOS、CMOS器件等，尽量远离易受ESD干扰的区域（如单板的边缘区域）。
14、时钟器件布局：（1）晶体、晶振和时钟分配器与相关的IC器件要尽量靠近；（2）时
pcb电路板设计
企业视频展播，请点击播放
视频作者：广州俱进科技有限公司
17条PCB布局法则，轻松搞定80%以上的设计
12、电平变换芯片（如RS232）靠近连接器(如串口)放置。
13、易受ESD干扰的器件，如NMOS、CMOS器件等，尽量远离易受ESD干扰的区域（如单板的边缘区域）。
14、时钟器件布局：（1）晶体、晶振和时钟分配器与相关的IC器件要尽量靠近；（2）时钟电路的滤波器(尽量采用“∏”型滤波)要靠近时钟电路的电源输入管脚；（3）晶振和时钟分配器的输出是否串接一个22欧姆的电阻；（4）时钟分配器没用的输出管脚是否通过电阻接地；（5）晶体、晶振和时钟分配器的布局要注意远离大功率的元器件、散热器等发热的器件；（6）晶振距离板边和接口器件是否大于1inch。
15、开关电源是否远离ADDA转换器、模拟器件、敏感器件、时钟器件。
16、开关电源布局要紧凑，输入输出要分开，严格按照原理图的要求进行布局，不要将开关电源的电容随意放置。
17、电容和滤波器件：（1）电容务必要靠近电源管脚放置，而且容值越小的电容要越靠近电源管脚；（2）EMI滤波器要靠近芯片电源的输入口；（3）原则上每个电源管脚一个0.1uf的小电容、一个集成电路一个或多个10uf大电容，可以根据具体情况进行增减
高速电路设计面临的问题
电磁兼容性
GB/T 4365—1995《电磁兼容术语》对电磁兼容定义为：“设备或系统在其电磁环境中能正常工作且不对该环境中的任何事物构成不能承受的电磁骚扰的能力”。它包括两方面的含义：
● 设备、分系统或系统不应产生超过标准或规范规定的电磁骚扰发射限值，电磁骚扰发射是从骚扰源向外发出电磁能量的现象，它是引起电磁干扰的原因。
● 设备、分系统或系统应满足标准或规范规定的电磁敏感性限值或抗扰度限值的要求，电磁敏感性是指存在电磁骚扰的情况下，设备、分系统或系统不能避免性能降低的能力，抗扰度是指设备、分系统或系统面临电磁骚扰不降低运行性能的能力。
一般电子系统的电磁兼容设计，依据其设计的重要性可以分为3个层次：器件及PCB一级的设计、接地系统的设计及屏蔽系统设计和滤波设计。
仅仅观察下面的一些内容，就可以了解电磁兼容对于PCB的重要性：
● 时钟产生电路，塑料封装内部元件的辐射，不正确的布线，太大尺寸的走线，不良的阻抗控制都可能成为电磁辐射源。
● PCB上的元件可能是射频能量的接1收器，它们很容易从“I/O”电缆接收有害的辐射1干扰，并将这个有害能量传送到容易受损的电路和设备中。
一款PCB设计的层数及层叠方案取决于以下几个因素：
（1）硬件成本：PCB层数的多少与硬件成本直接相关，层数越多硬件成本就越高，以消费类产品为代表的硬件PCB一般对于层数有限制，例如笔记本电脑产品的主板PCB层数通常为4~6层，很少超过8层；
（2）高密元器件的出线：以BGA封装器件为代表的高密元器件，此类元器件的出线层数基本决定了PCB板的布线层层数；
（3）信号质量控制：对于高速信号比较集中的PCB设计，如果重点关注信号质量，那么就要求减少相邻层布线以降低信号间串扰，这时布线层层数与参考层层数（Ground层或Power层）的比例是1:1，就会造成PCB设计层数的增加；反之，如果对于信号质量控制不强制要求，则可以使用相邻布线层方案，从而降低PCB层数；
